AMD新专利曝光：垂直堆叠芯片I/O连接方案成焦点

【天极网DIY硬件频道】早在2020年9月25日，AMD介绍了在I/O芯片上垂直堆叠机器学习(ML)加速器的处理器专利，意味着AMD可能在准备基于数据中心的片上系统(SoC)，并整合现场可编辑门阵列(FPGA)或专用的GPU加速器。

由《直连型机器学习加速器》的专利描述可知，这项技术主要由一个FGPA或计算GPU组成，用于处理堆叠在专用加速器相连的IO小芯片上的机器学习工作负载。在AMD的新技术下，用户无需在硬件系统中结合使用昂贵的定制芯片，就能实现加速运算，同时还带来包括更高的能源效率、传输速率以及丰富的功能扩展。

AMD在一年半前宣布收购Xilinx，相信在Xilinx技术的加持下，AMD可提供以计算为中心的CPU、强大的FPGA设计、Pensando可编程处理器系列以及可靠的x86微架构。

AMD代号为Genoa和Bergamo的霄龙(EPYC)服务器处理器也在开发中，外观认为AMD可能在EPYC产品线上，尝试集成机器学习加速器的AI处理器设计。考虑到Genoa和Bergamo处理器的使用场景，整合垂直堆叠的ML加速器，有助于提升性能与功能体验。

在片上集成加速器，随之而来可能是功率的暴涨。传闻AMD第五代EPYC Turin产品线具备600W的可配置热设计功耗(cTDP)，是当前EPYC 7003 Milan的两倍，且SP5新平台可提供700W的瞬时峰值功率。

根据已公开的文本内容，AMD还留下相当大的灵活变通的空间，通用/专用处理器、常规的CPU/GPU/ML处理器、DSP/ASIC/ FPGA，以及其它类型的集成电路(IC)。更重要的是，AMD可借助处理器的硬件描述语言(HDL)指令和netlists等中间数据，将在指令集存储在可被计算机读取的介质上。

多芯片设计方面，AMD的Infinity Fabric互联技术相当成熟，锐龙R7-5800X3D桌面处理器的3D V-Cache可能很快推广到其它领域。除了3D堆叠缓存外，消费级市场应该不会出现整合其它类型加速器。但对于企业客户来说，垂直堆叠技术可为数据中心处理器带来更丰富的选项。比如将面向数据中心的多瓦片APU和基于台积电N4X性能节点制造的处理器拼接到一起，并借助GPU/FPGA加速器以及优化的增强型N3E工艺技术来进一步完善。